ซัพพลายเออร์ที่มีใบอนุญาตการทำธุรกิจ
ซัพพลายเออร์ที่ผ่านการตรวจสอบแล้ว MT41K256M16TW-1P 107 : SDRAM - DDR3L หน่วยความจำ IC 4Gbit Parallel 933 MHz 20 NS 96 n-FBGA (8x14)
จาก หมายเลขชิ้นส่วน : MT41K256M16TW-133 107 มัน :P
MFจาก : ไมครอน
เอกสารข้อมูล : 
( ส่งอีเมล์หรือแชทหาเราสำหรับไฟล์ PDF)
สถานะ RoH:
คุณภาพ : ต้นฉบับ 100 %
การรับประกัน : หนึ่งปี
|
ประเภทหน่วยความจำ
|
เปลี่ยนแปลงได้ง่าย
|
|
|
รูปแบบหน่วยความจำ
|
DRAM
|
เทคโนโลยี
|
|
SDRAM - DDR3L
|
|
|
|
ขนาดหน่วยความจำ
|
4 Gbit
|
|
|
การจัดองค์ประกอบหน่วยความจำ
|
256M x 16
|
|
|
Memory Interface
|
แบบขนาน
|
|
|
ความถี่นาฬิกา
|
933 MHz
|
|
|
เวลารอบการเขียน - Word, หน้า
|
-
|
|
|
เวลาการเข้าใช้
|
20 ns
|
|
|
แรงดันไฟฟ้า - แหล่งจ่ายไฟ
|
1.283V ~ 1.45V
|
|
|
อุณหภูมิในการทำงาน
|
40 ° C ~ 95 ° C (TC)
|
|
|
ชนิดการติดตั้ง
|
ติดตั้งบนพื้นผิว
|
|
|
แพ็คเกจ / กล่อง
|
96 TFBGA
|
|
|
แพ็คเกจอุปกรณ์ซัพพลายเออร์
|
96 FPGA/(8x14)
|
|
|
หมายเลขผลิตภัณฑ์พื้นฐาน
|
MT41K256M16
|
DDR3 SDRAM ใช้สถาปัตยกรรมแบบอัตราข้อมูลสองเท่าเพื่อให้ได้การทำงานที่ความเร็วสูง สถาปัตยกรรมอัตราข้อมูลสองเท่าเป็นสถาปัตยกรรม 8N-preetch ที่มีอินเตอร์เฟซซึ่งออกแบบมาเพื่อถ่ายโอนข้อมูลสองเวิร์ดต่อหนึ่งรอบสัญญาณนาฬิกาที่มีพิน I/O การดำเนินการอ่านหรือเขียน DDR3 SDRAM มีประสิทธิภาพการถ่ายโอนข้อมูลรอบสัญญาณนาฬิกาทั้ง 8 บิตและ 4 รอบที่คอร์ DRAM ภายในและ N-bond-wide 8 ชุดการถ่ายโอนข้อมูลรอบสัญญาณนาฬิกาครึ่งเดียวที่ขา I/O สโตรบข้อมูลความแตกต่าง (DQS, DQS#) จะถูกส่งออกไปภายนอกพร้อมกับข้อมูลสำหรับใช้ในการรวบรวมข้อมูลที่ DDR3 SDRAM inputรี ซีฟเวอร์ DQS มีการจัดตำแหน่งกึ่งกลางข้อมูลสำหรับการเขียน ข้อมูลที่อ่านได้จะถูกส่งโดย DDR3 SDRAM และจัดแนวขอบให้ตรงกับไฟกะพริบข้อมูล DDR3 SDRAM ทำงานจาก Differential clock (CKandCK#) การโยนบอลของ CKgoingHIGH และ CK# ต่ำเรียกว่าขอบด้านบวกของ CK สัญญาณควบคุม , คำสั่งและตำแหน่งจะถูกบันทึกที่ขอบด้านบวกของ CK ทุกด้าน ข้อมูลอินพุตจะถูกลงทะเบียนที่ขอบขาขึ้นแรกของ DQS หลังจากเริ่มนำการเขียนและข้อมูลเอาต์พุตจะถูกอ้างอิงที่ขอบขาขึ้นแรกของ DQS หลังจากการเริ่มนำการอ่าน การอ่านและเขียนข้อมูลลงใน DDR3 SDRAM ให้ความสำคัญกับการทำงานแบบฉับพลัน เข้าใช้งานจะเริ่มต้นที่ตำแหน่งที่เลือกและดำเนินการต่อสำหรับจำนวนตำแหน่งที่ตั้งโปรแกรมไว้ตามลำดับที่ตั้งโปรแกรมไว้ การเข้าถึงจะเริ่มต้นด้วยการลงทะเบียนคำสั่งเปิดใช้งานซึ่งจากนั้นจะตามด้วยคำสั่งอ่านหรือเขียน บิตของตำแหน่งที่ลงทะเบียนตรงกันกับคำสั่งเปิดใช้งานจะใช้ในการเลือกช่องและแถวที่จะเข้าใช้งาน บิตของตำแหน่งที่ลงทะเบียนตรงกับคำสั่งอ่านหรือเขียนจะใช้เลือกช่องและตำแหน่งคอลัมน์เริ่มต้นสำหรับการเข้าถึงแบบต่อเนื่อง อุปกรณ์จะใช้ทั้งอ่านและเขียน BL8 และ BC4 อาจมีการเปิดใช้งานฟังก์ชันชาร์จล่วงหน้าอัตโนมัติเพื่อให้มีการชาร์จล่วงหน้าแถวตามเวลาที่กำหนดไว้ซึ่งจะเริ่มต้นเมื่อสิ้นสุดการเข้าถึงแบบต่อเนื่อง เช่นเดียวกับ DDR SDRAM มาตรฐานสถาปัตยกรรมแบบหลายช่องวางท่อของ DDR3 SDRAM ช่วยให้สามารถทำงานได้พร้อมกันจึงทำให้มีแบนด์วิดธ์สูงโดยการซ่อนค่าก่อนการชาร์จแถวและเวลาการเปิดใช้งาน มีโหมดรีเฟรชในตัวพร้อมด้วยโหมดประหยัดพลังงานและโหมดปิดเครื่อง
ประกาศ :
